NRDI01

NRDI01

NRDI01

銷售部洪先生：18965131356（微信同號）固話：0592-5072236QQ：1665532815

全功率輸入帶寬（FullPowerAnalogInputBandwidth）是指當ADC輸出信號幅度低于最大輸出電平3dB時的輸入信號頻率范圍。一般采樣速率越高，全功率輸入帶寬就越寬。對于ADC而言，被采樣信號的帶寬必須在全功率輸入帶寬之內(nèi)，否則在模擬輸入帶寬之外的頻率成分因衰減過多而無法正確地反映原始信號。


軟件無線電中通常采用的ADC和DAC的結(jié)構(gòu)包括以下4種類型：
 
（1）并行結(jié)構(gòu)，包括Flash-ADC和串狀DAC；
 
（2）分段結(jié)構(gòu)，包括折疊內(nèi)插ADC和“分段”梯形DAC；
 
（3）迭代結(jié)構(gòu)，包括分區(qū)ADC、流水線型ADC、逐次逼近型ADC；
 
（4）Σ-△結(jié)構(gòu)，包括Σ-△ADC和DAC。
 
下面以ADC為例對以上幾種結(jié)構(gòu)進行介紹。
 
1．并行結(jié)構(gòu)
 
并行結(jié)構(gòu)的數(shù)據(jù)轉(zhuǎn)換器的基本思想是：同時比較待轉(zhuǎn)換的信號電平與所有級別的量化電平之間的關(guān)系，在模擬信號和數(shù)字信號之間相互轉(zhuǎn)換。并行結(jié)構(gòu)所對應(yīng)的A/D和D/A轉(zhuǎn)換器件分別為Flash-ADC和串狀DAC。
 
Flash-ADC內(nèi)含一列并聯(lián)比較器，一列由電阻分壓器產(chǎn)生的電平作為相應(yīng)的比較器的基準電壓。被轉(zhuǎn)換的模擬電壓信號同時加到全部比較器上，各比較器的輸出經(jīng)編碼后作為ADC的輸出，如圖2.12所示。
 
一個分辨率為N（bit）的Flash-ADC含有2N個精密電阻，2N?1個高速比較器；分辨率每增加1bit，需要增加2N個精密電阻和2N個高速比較器，這會大大增加集成的復雜度和器件功耗。因此一般Flash-ADC的分辨率無法達到很高。
 
串狀DAC是實現(xiàn)Flash-ADC的逆操作，因使用電阻串來構(gòu)造參考電壓而得名，在有的書中也被稱為開爾文分配器。串狀DAC依靠待轉(zhuǎn)換數(shù)據(jù)來控制一組開關(guān)，以產(chǎn)生合適的電流通過精密電阻，從而產(chǎn)生合適的模擬信號電壓。
銷售部洪先生：18965131356（微信同號）固話：0592-5072236QQ：1665532815

3HAC025527-004
3HAC041443-003
3HNM09846-1
3HAC025338-006
3HAC025338-001
3HAC025338-004
3HAC025338-003
IMHSS03
3HAC028357-001
DSQC679
3HNE00313-1
IMSED01
3HAC11266-1
3HAC020929-006
3HAC029903-005
PHCBRCPBA20000
PHARPS32010000
IMASI23
3HAC3953-1
3HAC0703-1
3HAB8737-1
3HAB8101-8
3HAB8101-18
3HAB8101-11


IMASI02
IMASI03
IMASI13
IMMFP12
IMDSO03
IMMFP11
IMHSS03
IMASI23
INNIS21
IMFEC12
IMDSI22
NICS01
IMAS011
IMDS014
IMCPM02
IMFC12
IMSET01
INSEM11
INTKM01
DSQ236T