F2806x Piccolo 系列微控制器為 C28x 內(nèi)核和并行加速器 (CLA) 供電，此內(nèi)核和 CLA 與低引腳數(shù)量器件中的高集成控制外設(shè)向耦合。 該系列的代碼與以往基于 C28x 的代碼相兼容，并且提供了很高的模擬集成度。

一個內(nèi)部穩(wěn)壓器實(shí)現(xiàn)了單電源軌運(yùn)作。 對 HRPWM 模塊實(shí)施了改進(jìn)，以提供雙邊緣控制 （調(diào)頻）。 增設(shè)了具有內(nèi)部 10 位基準(zhǔn)的模擬比較器，并可直接對其進(jìn)行路由以控制 PWM 輸出。 ADC 可在 0V 至 3.3V 固定全標(biāo)度范圍內(nèi)進(jìn)行轉(zhuǎn)換操作，并支持公制比例 VREFHI  / VREFLO  基準(zhǔn)。 ADC 接口專門針對低開銷/低延遲進(jìn)行了優(yōu)化。

高效 32 位 CPU (TMS320C28x?) 90MHz（11.11ns 周期時間） 16 x 16 和 32 x 32 介質(zhì)訪問控制 (MAC) 運(yùn)算 16 x 16 雙 MAC 哈佛 (Harvard) 總線架構(gòu) 連動運(yùn)算 快速中斷響應(yīng)和處理 統(tǒng)一存儲器編程模型 高效代碼（使用 C/C++ 和匯編語言） 浮點(diǎn)單元 本地單精度浮點(diǎn)運(yùn)算 可編程平行加速器 (CLA) 32 位浮點(diǎn)算術(shù)加速器 獨(dú)立于主 CPU 之外的代碼執(zhí)行 Viterbi、復(fù)雜算術(shù)、循環(huán)冗余校驗(yàn) (CRC) 單元 (VCU) 擴(kuò)展 C28x? 指令集以支持復(fù)雜乘法、Viterbi 運(yùn)算、和循環(huán)冗余校驗(yàn) (CRC) 嵌入式存儲器 高達(dá) 256KB 閃存 高達(dá) 100KB RAM